CV / Español / IC Layout Engineer

Información Personal

  • Nombre: Alex Rivera
  • Dirección: Calle Sol Naciente 45, Valencia, España
  • Teléfono: +34 600 000 000
  • Correo Electrónico: [email protected]

Resumen Profesional

Ingeniero de Diseño de ICs con más de 5 años de experiencia especializada en la elaboración de layouts complejos de semiconductores y gestión de proyectos en entornos altamente tecnológicos. Comprometido con la mejora continua y la innovación, poseo un profundo conocimiento en la última tecnología de fabricación de chips y software de diseño. Busco contribuir con mi experiencia, habilidades y pasión por el diseño de semiconductores en una empresa líder en la industria.

Competencias Clave

  • Diseño y verificación de layout de ICs
  • Optimización de la topología de circuitos
  • Manejo avanzado de software EDA como Cadence Virtuoso y Synopsys
  • Análisis de fallas y resolución de problemas
  • Gestión de proyectos y liderazgo de equipos
  • Conocimiento en procesos de fabricación de semiconductores
  • Fuerte capacidad de comunicación y colaboración

Tecnologías y Certificaciones

  • Software de Diseño: Cadence Virtuoso, Synopsys, Mentor Graphics
  • Simulación: SPICE, Spectre
  • Lenguajes de Programación: Perl, Python
  • Certificación: Certified Interconnect Designer (CID)

Experiencia Profesional

  • Ingeniero de Layout de ICs, MicroTech Semiconductores, Madrid, España (2018-Presente)

    • Diseño y optimización de layouts de alta densidad para ASICs de comunicaciones.
    • Liderazgo de un equipo de 4 diseñadores para cumplir con los objetivos del proyecto bajo estrictos plazos.
    • Implementación de mejoras que resultaron en una reducción del 20% en el tiempo de diseño.
  • Técnico de Diseño de Semiconductores, NanoChip Solutions, Barcelona, España (2015-2018)

    • Apoyo en la elaboración de layouts y máscaras de fabricación.
    • Colaboración con ingenieros de proceso para asegurar la manufacturabilidad de diseños.
    • Contribución a proyectos de I+D que mejoraron la eficiencia del proceso de fabricación.

Educación y Formación

  • Máster en Microelectrónica, Universidad Politécnica de Valencia, España (2013-2015)
  • Grado en Ingeniería Electrónica, Universidad de Sevilla, España (2009-2013)

Referencias

Disponibles bajo petición.