CV / Español / FPGA Design Engineer
Información Personal
- Nombre: Alejandro Martínez
- Dirección: Calle Fuentes, 123, Ciudad de México, México
- Teléfono: +52 55 1234 5678
- Correo Electrónico: [email protected]
Resumen
Ingeniero de diseño FPGA con más de 5 años de experiencia especializado en el desarrollo y optimización de sistemas digitales integrados. Con habilidades sólidas en diseño, simulación y verificación de circuitos VHDL/Verilog, busca contribuir al éxito y la innovación tecnológica de una empresa líder en el sector.
Competencias Clave
- Diseño y desarrollo de FPGA
- Simulación y verificación de circuitos
- Optimización de sistemas digitales
- Análisis y solución de problemas complejos
- Trabajo en equipo y comunicación efectiva
Tecnologías y Certificaciones
- Lenguajes: VHDL, Verilog, C, C++
- Herramientas: Xilinx Vivado, Altera Quartus, ModelSim
- Certificaciones: Certificación de Desarrollador Xilinx, Curso Avanzado de Verilog
Experiencia Profesional
- Ingeniero de Diseño FPGA
MicroTech Solutions, Ciudad de México
Enero 2018 - Marzo 2023
- Diseñé y simulé más de 20 proyectos de FPGA
- Colaboré en la optimización de sistemas reduciendo en un 30% el consumo de recursos
- Lideré un equipo de 5 ingenieros para el desarrollo de un sistema crítico
Educación y Formación
Maestría en Ingeniería Eléctrica y Computación Universidad Nacional Autónoma de México (UNAM) 2015 - 2017
Licenciatura en Ingeniería Electrónica Instituto Politécnico Nacional (IPN) 2010 - 2014
Referencias
Disponibles bajo solicitud.